在芯片设计流程里，”功耗分析”是一项关键但极其耗时的环节：要让一颗 SoC 在不同工作负载下逐周期、逐触发器地模拟信号翻转，传统 EDA 工具往往要跑上数小时甚至几天。2026 年 8 月初，arXiv 上线了一篇来自 Li Wenkai 等人的论文 LEAP，提出了一种全新的自监督图变换器模型，首次把这个瓶颈压到了原来的 1/7.6，且精度几乎不打折。
一、芯片功耗为什么”卡”在跳变传播
现代芯片的功耗估算，核心是看每个时钟周期里有多少信号发生翻转。这些翻转沿着组合逻辑路径在数十亿个节点之间传播，传统的 EDA 仿真器必须沿着网表一格一格推，复杂度随电路规模爆炸式增长。工业界已经在用机器学习做功耗模型，但绕不开一个前提：仍要先用 EDA 工具把跳变传播跑一遍，把结果喂给模型。
LEAP 的核心思路，是把这个”上游”步骤彻底用神经网络替代——让一个图变换器直接学习网表的结构与功能，给出每个周期每个节点的翻转概率。
二、LEAP 怎么做到的
研究者把整个网表视作一张巨型图：触发器、组合逻辑门、连线都是节点与边，再让图变换器沿着这条图传播信号。关键在于三个自监督预训练任务——让模型自己学着预测”接下来哪个节点会翻转”，而不是依赖人工标注。
结果是：跳变传播这一步比商业 EDA 工具快 7.6 倍，而预测的 PR-AUC（精确率-召回率曲线下面积）高达 0.99，逼近完美。这意味着模型学到的翻转概率几乎就是真值。
三、真正可用：从版图到功耗预测
LEAP 单独跑已经很快，但它的杀手锏是 LEAP-Power：把 LEAP 与下游的机器学习功耗模型串联，直接从综合后的网表给出每周期版图级功耗。整套流程相对传统 EDA 加速 5.3 倍，平均百分比误差（MAPE）只有 4.55%——对工业级功耗估算而言几乎可以接受。
更现实的意义是：以往一块复杂 SoC 的功耗仿真可能要等一个通宵，如今可能只要十几分钟。这让”早分析、迭代设计”从口号变成可能。
四、未解与边界
LEAP 目前在公开基准上验证，对超大规模芯片、特殊工艺节点（如 3nm 以下）的可迁移性仍在测试中。论文也没有完全披露训练数据来源——EDA 厂商是否愿意把自家网表数据贡献出来，将决定这条路线能走多远。
另一个隐忧是，模型推理虽然比 EDA 快，但训练本身需要算力与高质量数据，初次搭建门槛并不低。小团队能否直接复用，仍要看作者后续是否开源。
“把图变换器放进芯片设计流程最贵的那个环节，这件事本该发生，只是没想到来得这么快。”——一位 EDA 工程师在 X 上评价 LEAP 论文时写道。
五、它为何重要
芯片设计的核心瓶颈，正在从”算力不够”转向”工具迭代太慢”。AI 介入 EDA 不是新鲜事，但大多数工作都集中在后端优化的某个孤立环节。LEAP 把整个”跳变传播”这条主干道端到端重写，意味着工业流程有可能在不远的将来真正把 EDA 工具从关键路径上撤下。
对于 AI 加速卡、车规芯片、端侧 SoC 这些对功耗极度敏感的设计来说，每省下一小时仿真时间，都是真金白银的时间与电费。
本站编辑整理，资料来源公开网络与 arXiv:2608.01946。如有科学错误欢迎指正。