每一代交换机升级,都卡在同一个瓶颈上。数据从芯片里出来,要走十几厘米铜线,穿过 PCB、过孔、连接器,最后才到光模块。当频率爬到 100 GHz 以上,铜线的损耗曲线几乎垂直起飞,工程师只能在「更高功耗」与「更短距离」之间反复让步。这条路在 1.6 Tb/s 端口上,事实上已经走不下去。硅光共封装把光引擎直接放在交换芯片的封装底座上,让铜线只承担最后几毫米的职责,光信号在芯片里就完成电光转换。这不是「再做一代光模块」,而是把接口本身重新摆放。
过去十年,业界用「可插拔光模块」撑过了从 100 Gb/s 到 800 Gb/s 的过渡。它的工作方式是把光发射器做成独立模块,用电口与交换机相连,模块和芯片之间仍然是几厘米高速铜线。问题在于:当单端口速率从 800 Gb/s 抬到 1.6 Tb/s,这「最后几厘米」的电通道,已经很难既不互相干扰,又不让功耗爆炸。共封装光学(CPO,Co-Packaged Optics)直接把光引擎放进芯片封装,用电极直连代替可插拔接口,本质上是把「电信号走多远」压到了物理极限以内。
一、铜线为什么会在 100 GHz 附近触顶
先说一个不太直觉的事实:决定铜线能不能跑得动的,不是线的横截面,而是「信号在导体表面待多久」。当频率爬升,电流被挤到导线表层,有效截面积越来越小,损耗因此指数上升。10 GHz 时代,工程师靠加粗铜线、加屏蔽、缩短走线就能撑住;到了 50 GHz 时代,这些手段全部失效,只能转向更昂贵的 PCB 材料、更复杂的均衡算法。
等到单端口速率突破 1 Tb/s,意味着每个通道要在 100 GHz 量级工作。铜线的介质损耗在这里会吃掉 20 dB 以上的信号能量,放大器要补偿这么多能量,功耗立刻翻几倍,信号完整性也很难保证。更关键的是,「几厘米铜线」带来的时延差异,在 1 Tb/s 的 bit 时间里占到了 30% 以上。也就是说,继续在铜上做文章,等于让芯片自己等自己。
二、硅光集成到底「集成」了什么
硅光集成不是把光器件做小,而是把光器件「沉」进标准硅工艺。它能做几件铜完全做不到的事:把电光调制器、波导、探测器、波长复用器全部用光刻方式铺在同一块硅片上;让数据以「光的形式」在硅片表面行进,而不是「电的形式」在铜里穿越。
一颗典型的硅光引擎,核心元件就五样:激光器(通常是外接的 III-V 连续波光源)、电光调制器(把电信号刻进光波)、波导(光走的「导线」)、探测器(光变回电)、波分复用器(多波长同传)。每一件都是十几年前就成熟的技术,真正变出新花样的是「把它们压到一起」的工程账:调制器的相位噪声、波导的偏振敏感性、探测器的高速响应,任何一个拖后腿,整个引擎就跑不到 1 Tb/s。
三、共封装为什么是「封装」问题
把光引擎「装到芯片旁边」听起来像封装工艺的小升级,实际是一整套物理与信号链的重新设计。最难的一步是把光引擎芯粒的电极与交换芯片的电口对齐到几十微米以内。传统可插拔模块是毫米级对齐,共封装要求微米级,这意味着封装设备、基板材料、散热路径全部要换。
具体到工程实现,业界主要有两条路线:一是把光引擎芯粒直接放在交换芯片的硅中介层上,走「集成封装」路线,优点是信号最短,缺点是良率被交换芯片拖累,一颗交换芯片报废会拖光引擎一起报废;二是把光引擎放到独立基板上,用高密度互连桥接交换芯片,良率独立,但信号距离稍长。前者更像一颗「硅光异构芯片」,后者更像「光学子卡直接贴在主板上」,目前两条路线都在做,谁胜出还要看 2027 年的真实量产数据。
四、激光器为什么还是「外置」
一个常被忽略的细节:硅本身不会发光。这意味着硅光引擎里的激光器,目前还是要靠 III-V 族材料(磷化铟、砷化镓之类)提供,要么外置在模块外部,通过光纤把连续光打到硅上,要么把 III-V 芯粒粘到硅光芯片上做「混合集成」。
外置方案的好处是激光器可以独立维护、独立更换,坏了一颗不会牵连整个引擎;代价是多了一组光纤、对准与封装复杂度上升。混合集成把激光器塞进芯片封装内部,信号路径更短,但散热和良率都更苛刻。当下大多数共封装原型选择外置方案,核心原因是「敢商用」——把不确定性最高的部分留在可替换的位置上。
五、信号完整性不是「电的问题」
在 1 Tb/s 端口上,光信号本身的速度不是瓶颈,真正决定链路能不能跑得动的是「信号完整性」:从交换芯片 SERDES 出来的电信号,要在极短距离内驱动光调制器,这一段要走阻抗匹配、串扰隔离、抖动预算全套老问题。共封装的好处是「这段距离极短」,坏处是「这段距离极短但密度极高」——几百根高速线挤在 1 平方厘米里,任何一根出问题都会拖累整颗芯片。
工程上靠两件事解决:一是把 SERDES 移到光引擎芯粒里,让高速电信号不出芯粒直接驱动调制器;二是给光引擎单独做一片硅基底,远离交换芯片的高频噪声区。这两个改动本质上都是把「高速信号待的地方」缩到最小,再给它的「邻居」严格挑过。
六、功耗与密度的真实账
共封装光学宣传最猛的两个数字,是「每比特功耗减半」与「端口密度翻倍」。这两个数字都对,但都有条件。每比特功耗下降的关键,是把「短距离铜线上的高频驱动」换成「光调制器上的低摆幅电压」。前者的功耗与频率平方成正比,后者的功耗与频率只是线性关系。频率越高,优势越大。
端口密度则来自「光学器件可以叠波长」。一根光纤里塞 8 个波长,等价于 8 路并行。铜线做不到这一点,因为电磁串扰会让多路并行互相干扰。所以共封装的密度优势,本质上是「光可以在同一根线里复用」,而不是「光器件做得多小」。
七、谁在 1.6 Tb/s 时代真正落地
把时间尺度拉到 2026 年中,业界对 1.6 Tb/s 共封装的态度已经非常明确:不是「能不能做」,而是「良率能不能爬得动」。少数几家头部网络设备厂商已经在 2025 年底小批量出货 CPO 整机,但出货规模仍以千颗为单位,远未到 800 Gb/s 可插拔模块 2021 年的水平。
这条路的真正难点,不在技术演示,而在封装良率、激光器供应链、生态互操作三个老问题。封装良率上,微米级对齐每次都要重新标定,产线自动化改造成本极高;激光器供应链上,能稳定供应电信级外置激光器的厂商全球不超过五家,任何一家出问题都会拖累整机交付;生态互操作上,可插拔模块之所以统治十几年,是因为 MSA(多源协议)把所有厂商拉到了同一接口规范下,共封装目前还没有同等量级的标准化框架。
八、它会替代可插拔吗
短期不会,长期会。这不是修辞,是物理。短期(2026-2028),1.6 Tb/s 端口会以「可插拔模块 + 高级 DSP」为主,CPO 仍处于小批量部署阶段;中期(2028-2030),随着封装良率爬升与激光器供应稳定,3.2 Tb/s 端口会全面转向共封装;长期看,6.4 Tb/s 以上单端口速率,基本不可能由铜 + 可插拔架构承载,光引擎必须从「模块」变成「芯片的一部分」。
这条路的真正意义,是把数据中心网络的「电」「光」边界重新画一遍。过去十年,网络工程师习惯于「可插拔模块是模块,芯片是芯片」,两者分工清晰、维护独立;共封装打破了这个分工,让模块与芯片共享同一套封装工艺、同一套良率曲线、同一套维护流程。这不是技术演化,是网络硬件形态的下一轮重构。
硅光共封装不是 1.6 Tb/s 的全部答案,但它很可能是 6.4 Tb/s 的唯一答案。问题从来不是「光能不能替代铜」,而是「在哪个速率、哪个距离、哪个功耗预算下,光的工程账开始算得过来」。这个临界点,2026 年正在跨过。